미위졔 TSMC 수석부사장. 사진제공=VLSI 2022 TSMC 발표 화면
오른쪽이 TSMC가 VLSI 2022에서 공개한 CFET입니다. 트랜지스터를 쌓아올린 것이 핵심입니다. 사진제공=TSMC VLSI 2022 슬라이드
CMOS의 구조. 서로 상극인 nMOS와 pMOS의 컬래버레이션이 핵심입니다. 대표적인 CMOS 소자인 ‘인버터’의 경우 n·pMOS가 결합하면서 전력 효율이 크게 올라간다는 장점이 있습니다. 사진제공=삼성전자
CFET은 둘 다 평면해 자리했던 NMOS와 PMOS(왼쪽 그림)를 오른쪽 그림처럼 분리해서 쌓는다는 콘셉트입니다. CMOS 면적이 2분의1로 줄어드는 효과를 볼 수 있겠네요. 사진=TSMC VLSI 2022 자료
평면 트랜지스터에서 핀펫으로, 핀펫에서 나노시트를 쓰는 GAA로, 이 GAA를 수직으로 쌓아버리는 CFET으로. 그 뒤의 이야기는 밑에서 조금 더 해볼게요. 자료제공=TSMC VLSI 2022
CFET은 게이트 분리부터 고성능 금속 채워 넣기, 배선을 더 깊고 정교하게 파내기(식각) 등 새롭게 개발해야 할 것이 너무나도 많습니다. 과연 차세대 CFET 시장 승자는 누가 될 것인지 지켜보면 재밌을 듯 합니다. 사진제공=TSMC VLSI 2022
반도체 업계는 트랜지스터 구조를 바꾸면서 초록색으로 표시된 ‘채널’의 면적을 어떻게든 늘리기 위한 노력을 하고 있습니다. 회로 폭이 점점 좁아지고 있어서 ‘숏 채널 이펙트’는 점점 큰 영향을 미치고 있습니다. 사진제공=삼성전자
TSMC는 슬라이드 오른쪽에 GAA 채널에 신소재를 적용한 2D나노시트 FET, CNT를 적용한 1D CNFET을 소개하고 있습니다. 자료=TSMC VLSI 2022.
자료=TSMC VLSI 2022 자료
구리 배선을 기존 사다리꼴 모양에서 직사각형 모양으로 깎는 공법(metal RIE)으로 전기가 더 잘 흐르게 하고, 구리배선 사이 틈을 진공(유전율 1)으로 바꿔 외부 영향을 최소화하는 배선 공정을 소개했습니다.
