파운드리의 경쟁력은 팹리스의 주문에 따라 얼마나 빨리, 그리고 많이 반도체를 생산해내느냐에 달렸다. 반도체는 회로의 선폭이 미세할수록 같은 크기의 웨이퍼(반도체 원재료)에서 많은 양의 반도체를 생산할 수 있게 된다.
문제는 바로 회로 선폭을 재는 기준이 회사마다 조금씩 다르다는 점에 있다. 가령 10나노(㎚) 공정은 반도체 회로의 선폭을 10㎚대로 새길 수 있다는 것을 의미한다. 그런데 같은 칩 하나에도 굵은 회로, 얇은 회로가 있다. 굵은 선폭은 사인펜, 얇은 선폭은 볼펜을 생각하면 쉽다. 회로 선폭이 얇으면 칩 크기도 줄일 수 있고 전력도 적게 먹는다.
그런데 동일 칩 안에서도 선폭이 다른 회로가 혼재하다 보니 공정을 판단하는 기준이 회사마다 제각각이다. 어떤 회사는 칩 안에 구현된 가장 얇은 회로 선폭을 기준으로 10나노 공정을 적용했다고 말한다. 또 다른 회사는 칩 안에 굵은 선폭과 얇은 선폭을 다 더해 평균을 따져 10나노 공정을 적용했다고 말하기도 한다. 기업들은 이런 기준을 공개하지 않고 그냥 10나노를 적용했다고 광고한다. 최근에는 최첨단 공정 개발 경쟁으로 기준조차 다른 공정을 마케팅 포인트로 삼아 오차가 더 클 수 있다. 상대적으로 인텔은 공정 기준에 더 보수적인 편으로 알려져 있다. 인텔이 말하는 10나노 공정은 TSMC·삼성의 7나노 공정, 인텔의 7나노 공정은 TSMC·삼성의 5나노 공정과 비슷하다는 얘기가 나오는 이유다. 최근 14나노에서 10나노로 공정전환에 난항을 겪고 있는 인텔이 이 문턱을 무난히 넘을 수 있을지 지켜보는 것도 흥미롭다.
