삼성전자, 메모리 성능 UP ‘16단 HBM4’ 으로 승부수 [biz-플러스]

삼성전자(005930)가 대역폭과 용량, 소비 전력 등 고대역폭메모리(HBM) 핵심 성능을 크게 개선한 6세대 HBM(HBM4) 콘셉트를 처음으로 공개했다. 내년에 HBM4 출시를 목표로 하는 삼성이 차세대 기술을 바탕으로 현재 세계 HBM 시장 1위인 SK하이닉스(000660)의 아성을 무너뜨릴 수 있을지 업계의 관심이 집중된다.

22일 업계에 따르면 손교민 삼성전자 마스터는 지난 18일(현지 시간) 미국 샌프란시스코에서 개막한 반도체 학술대회 'ISSCC 2024'에 참석해 HBM4에 관한 연구 성과를 발표했다. ISSCC 2024는 업계에서 '반도체 산업의 올림픽'으로 일컬어지는 세계적인 기술 학회다. 구글·엔비디아·SK하이닉스 등 내로라하는 정보기술(IT) 업체와 세계 석학들이 반도체 연구 성과에 대해 발표하는 자리다.





이 학회에서 손 마스터는 AI 시대에 각광 받을 메모리에 대해 소개하면서 HBM4 연구 성과를 발표했다. 삼성전자는 차세대 HBM 로드맵을 외부에 공개한 적은 있으나 각종 성능까지 구체적으로 제시한 적은 처음이다. 손 마스터는 우선 HBM4의 대역폭이 전작인 5세대 HBM(HBM3E)보다 66% 늘어난 초당 2테라바이트(TB)가 될 것이라고 설명했다. 대역폭은 데이터가 메모리 안팎을 드나들 때 속도를 뜻한다. HBM4에서는 전작보다 데이터 출입구(I·O)수를 현재보다 2배 늘리고 각 출입구의 전송 속도를 끌어올려 대역폭 개선을 노릴 것으로 보인다.

HBM4의 단수와 용량 역시 발전할 것이라고 역설했다. 현존하는 삼성전자의 5세대 HBM 최대 용량은 D램을 12단 쌓아올린 36GB 수준이다. HBM는 4층을 더 쌓은 16단으로 48GB 용량을 구현한다.

성능 개선과 함께 전력 효율성은 더 높아진다. D램 데이터의 최소 단위인 비트 당 전력 소모량은 동일 8단 기준으로 33% 개선된 2.6피코줄(pJ)을 달성할 것으로 예상된다.





HBM 구조와 제조 공정에도 변화가 있다. HBM4 칩 맨 아래에는 데이터를 더욱 효율적으로 이동 시키는 '버퍼 다이'라는 것이 있는데, 버퍼다이 내 소자 구조를 핀펫으로 전환한다. 데이터 전송속도가 200% 이상 증가하고 전력 소모량은 50% 이상 낮출 수 있다.



최근 업계에서 화두로 떠오른 HBM 제조 공정인 '하이브리드 본딩' 도입 가능성도 제시했다. 그는 HBM4에 하이브리드 본딩 공정을 적용하면 D램을 16단 이상으로 쌓아 올릴 수 있고 기존 마이크로 범프 방식으로 결합할 때보다 열 방출이 19% 개선되면서 허용 전류는 33% 올라간다고 설명했다.

삼성전자가 HBM4 연구에 심혈을 기울이는 이유는 이 제품이 회사 HBM 사업의 명운을 가르는 승부수가 될 수 있기 때문이다. HBM은 여러 개의 D램을 쌓은 뒤 데이터 출입구 수를 대폭 늘린 칩이다. 그래픽처리장치(GPU) 등 연산 장치 바로 옆에서 빠른 속도로 정보를 전달할 수 있기 때문에 데이터가 폭증하는 인공지능(AI) 시대에서 각광 받고 있다.

이 시장의 1위는 라이벌 회사인 SK하이닉스다. 세계 최대 AI 반도체 회사인 엔비디아의 선택을 받으면서 HBM이 날개 돋친 듯이 팔리고 있다. 독보적인 세계 D램 1위로서 자존심을 구긴 삼성전자는 올해 HBM 생산량을 2.5배 늘리는 강수를 두면서 HBM4 시장 선점을 위해 만전을 기하고 있다.

한진만 삼성전자 미주총괄(DSA) 부사장은 1월 미국 라스베이거스에서 기자들을 만나 "지난해 경쟁사들이 투자를 줄이는 기간에도 삼성은 투자를 유지해왔고 그 격차는 올해부터 본격화할 것"이라며 "삼성전자 HBM 경쟁력이 점점 향상될 것"이라고 강조했다.