산업 기업

반도체에 3차원 신기술…삼성, 패키징도 '초격차'

7나노 EUV 공정서 '3차원 적층'

시스템반도체 '엑스큐브' 기술 첫선

파운드리 1위 TSMC보다 한발 앞서

최첨단 EUV 시스템 반도체에 적용한 3차원 적층기술 개념도/사진제공=삼성전자최첨단 EUV 시스템 반도체에 적용한 3차원 적층기술 개념도/사진제공=삼성전자



삼성전자(005930)가 업계 최초로 7나노 극자외선(EUV) 공정에서 생산한 시스템반도체에 3차원 적층 패키지 신기술을 적용했다. 엑스큐브(X-Cube)로 불리는 이 기술은 메모리반도체 분야에서 효율적인 패키징을 통해 반도체의 성능을 향상시킨 삼성전자의 경험과 기술력을 바탕으로 탄생한 결과다.

삼성전자는 7나노 EUV 시스템반도체에 엑스큐브 기술을 적용한 테스트칩 생산을 성공적으로 완료했다고 13일 밝혔다. 이로써 삼성전자는 최첨단 EUV 설비를 활용한 시스템반도체 공정에 3차원 적층기술까지 도입하며 경쟁력을 한껏 끌어올렸다. 시스템반도체를 생산하는 전공정 과정에 EUV를 활용한 미세공정을 도입했을 뿐 아니라 패키징을 포함한 후공정에서도 남다른 기술 경쟁력을 확보했다는 데 의미가 있다. 특히 엑스큐브는 경쟁사이자 글로벌 파운드리 1위 업체인 대만의 TSMC보다 한발 앞서 7나노 시스템반도체에 적용한 3차원 적층 패키지 기술이라는 점에서 주목을 받고 있다.


이날 삼성전자가 발표한 엑스큐브 기술은 공정을 마친 복수의 칩을 위로 얇게 적층해 면적을 줄이고 성능을 높이는 데 초점이 맞춰져 있다. 시스템반도체는 일반적으로 CPU·GPU·NPU 등의 역할을 하는 로직 부분과 캐시메모리 역할을 하는 S램 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다. 엑스큐브 기술은 이 로직과 S램을 단독으로 설계·생산해 위로 쌓아올리기 때문에 전체 칩의 면적을 줄이면서 동시에 고용량 메모리 솔루션을 장착할 수 있도록 한다. 또한 적층과정에 실리콘관통전극(TSV) 기술을 도입해 시스템반도체의 데이터 처리속도를 획기적으로 향상하며 전력 효율도 높였다. TSV 기술은 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 노하우로, 칩 속도와 소비전력을 크게 개선해준다는 것이 특징이다. 삼성전자는 지난 2014년부터 메모리반도체 생산 공정에 TSV를 적용해 칩을 양산해왔다.

관련기사



이 외에도 엑스큐브를 기반으로 생산한 제품은 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고 신호 전송 경로 또한 최소화할 수 있어 데이터 처리 속도를 극대화할 수 있다는 장점이 있다. 앞으로 엑스큐브 기술은 슈퍼컴퓨터·인공지능·5세대(5G) 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 전망된다.

삼성전자는 글로벌 팹리스 고객들이 엑스큐브 설계방법론과 설계 툴을 활용해 EUV 기반 5·7나노 공정 칩 개발을 즉시 시작할 수 있다는 점을 강조하고 있다. 삼성전자의 탄탄한 양산 인프라를 활용할 수 있기에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다는 점도 내세우고 있다. 강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다”며 “삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다”고 밝혔다.


이수민 기자
<저작권자 ⓒ 서울경제, 무단 전재 및 재배포 금지>




더보기
더보기





top버튼
팝업창 닫기
글자크기 설정
팝업창 닫기
공유하기