네패스(033640)는 인쇄회로기판(PCB)이 필요하지 않은 패키징 기술 'nSiP(네패스 시스템 인 패키지)'를 선보였다고 9일 밝혔다.
네패스는 온라인으로 열린 세계적인 전자부품 전시회 '2021 전자부품 및 기술박람회(ECTC)'에서 관련 기술을 선보였다.
패키징은 반도체 칩이 다른 부품과 매끄럽게 연결될 수 있도록 포장을 하는 작업을 말한다. 칩 성능을 유지하면서 발열과 면적은 최소화하는 기술이 중요하다.
nSiP 공법은 통상 반도체 패키지 작업 중 전기 연결을 위해 덧붙여야 했던 PCB 기판을 활용하지 않으면서 성능은 개선하는 기술이다.
기존 시스템 인 패키지(SiP)에서 사용하던 PCB 기판 대신 웨이퍼레벨패키지(WLP)와 패널레벨패키지(PLP) 기반 재배선(RDL) 공정으로 미세 회로를 구현한다. 기존보다 크기는 30% 이상, 두께는 60%이상 줄일 수 있는 것이 장점이다. 패키징 개발 기간도 PCB를 활용했을 때보다 50% 이상 단축 가능한 것도 특징이다. 현재 nSiP는 자체 신뢰성 테스트를 마치고 고객사에 샘플을 제출해 평가를 받고 있다.
현재 패키징 업계에서는 기판과 PCB 공급 부족 현상이 심화하면서 반도체 제조사들이 제품 출시에 난항을 겪고 있다.
이런 가운데 네패스는 최근 팬아웃PLP(FOPLP) 공정 등을 활용한 패키징 혁신 기술로 공급 부족 현상을 해결할 수 있는 솔루션을 업계에 제시하고 있다.
김태훈 네패스 사장은 "PLP와 nSiP는 반도체 고도화에 대응할 수 있는 첨단 패키징 기술"이라며 "최근 문제가 되고 있는 반도체 기판의 공급난 해소에도 도움이 될 수 있다"고 밝혔다.
/강해령 hr@sedaily.com
