0.12 미크론 공정기술 적용…내년 2분기 양산
삼성전자는 27일 세계최초로 576메가 램버스 D램 개발에 성공, 내년 2ㆍ4분기부터 양산할 예정이라고 발표했다.
삼성전자는 이 제품에 회로선폭 0.12㎛의 미세공정기술과 '4뱅크(Bank) 구조'를 적용, 지금까지 최고수준인 0.15㎛급 32뱅크 구조의 256메가 램버스 D램에 비해 원가경쟁력을 크게 높이고 칩사이즈도 줄였다고 밝혔다.
이번에 개발된 제품은 1066㎒의 동작속도를 갖춰 초고속ㆍ대용량 메모리를 필요로 하는 고성능컴퓨터ㆍ워크스테이션ㆍ대형서버ㆍ게임기ㆍ셋톱박스 등에 주로 사용될 예정이다.
또 일반 PC에 사용되는 PC133 SD램보다 8배, DDR266 제품보다 4배나 동작속도가 빨라 대용량 데이터를 고속처리하는 동영상 및 그래픽처리에 적합하다.
삼성전자는 이번에 개발된 0.12㎛ 공정기술을 현재 0.15㎛ 공정인 256메가 및 128메가 램버스 D램에 적용할 경우 웨이퍼당 칩 개수가 약 47% 증가해 생산성이 대폭 향상된다고 설명했다.
삼성전자는 이 제품을 인텔사의 4뱅크 램버스 D램 지원용 칩셋 출시시기인 내년 2ㆍ4분기부터 양산할 계획이며 내년에 10억달러, 2003년에 25억달러의 램버스D램 매출을 목표로 하고있다.
삼성전자는 올 상반기에 세계 램버스 D램 시장의 60%를 점유했으며 이번 제품개발로 램버스D램, DDR, SD램 등 D램 전제품에서 0.12미크론 이하 공정기술을 적용한 최첨단 제품군을 확보, 경쟁사와의 기술격차를 더욱 확대해나간다는 전략이다.
조영주기자
