10나노급 2세대(1y나노) D램 칩을 장착한 노트북용 D램 모듈.삼성전자(005930)가 세계 최초로 ‘10나노급 2세대(1y나노) D램’을 양산한다. 10나노급 D램 시대를 연 지 2년도 채 되지 않아 또다시 반도체 미세공정의 한계를 극복한 것으로 프리미엄 D램 시장에서의 경쟁력을 더욱 높이게 됐다.
삼성전자는 지난달부터 세계 최소 칩 크기의 10나노급 8Gb DDR4 D램을 양산하고 있다고 20일 밝혔다. 1나노는 10억분의1m로 미세공정이 발달할수록 반도체 회로의 폭과 칩 크기 등이 작아진다. 같은 면적의 반도체 안에 더 많은 용량을 넣을 수 있고 동일한 용량이면 반도체 칩 크기를 줄일 수 있다.
10나노급 2세대(1y나노) D램은 지난 2016년 2월 대량 생산을 시작한 ‘10나노급 1세대(1x 나노)’보다 생산성이 약 30% 뛰어나다. 동일한 웨이퍼 안에서 더욱 많은 반도체 칩을 만들 수 있다. 2012년 양산한 ‘20나노급(2y 나노) 4Gb DDR3’와 비교하면 용량·속도·소비전력 효율이 2배가량 높다. 삼성전자는 일부 응용처 제품을 제외하고 전면적으로 10나노급 D램 양산 체제에 돌입할 계획이다.
이번 2세대 10나노급 D램 제품에는 총 세 가지 첨단 혁신 공정이 적용됐다는 설명이다. 초고속·초절전·초소형 회로 설계를 비롯해 △초고감도 셀 데이터 센싱 시스템 설계 △2세대 에어 갭(Air Gap) 공정 등이다. 1세대 10나노급 D램 대비 속도는 10% 이상 향상됐고 소비 전력량은 15% 이상 줄었다.
진교영 삼성전자 메모리사업부 사장은 “발상을 전환한 혁신적 기술 개발로 반도체의 미세화 기술 한계를 돌파했다”며 “향후 1y 나노 D램의 생산 확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해 초격차 경쟁력을 더욱 강화할 것”이라고 말했다.
